

APPC 19 FEB 2006

**Unofficial Comments on the Written Opinion of  
the International Searching Authority**

International Application No.: PCT/JP2005/000129

International Filing Date: 7 January 2005

Priority Dates: 19 January 2004 and 2 March 2004

In the present Amendment Under PCT Article 19, the Applicant cancels some of the claims and change the order of the remaining claims as below. The left column shows the original claims as filed, each of which is now renumbered as shown in the right column.

Claims As Filed	New Claims
-----------------	------------

19	1
20	2
21	3
22	4
23	5
25	6
26	7
1	8
3	9
15	10
27	11
33	12
35	13
36	14
42	15
50	16
55	17
56	18
2	19
24	20
49	21

**CLAIMS**

[1] (Amended) A method for manufacturing a solid-state imaging device in which an imaging region in which a plurality of unit pixels are arranged is provided on a semiconductor substrate, each of the unit pixel including a plurality of element formation regions and an element isolation formation region located between the plurality of element formation regions, the method comprising:

a step (a) of forming, on the semiconductor substrate, a protection film including an opening portion that exposes the element isolation formation region of the semiconductor substrate;

a step (b) of forming a trench by removing a part of the element isolation formation region of the semiconductor substrate by etching using the protection film as a mask;

a step (c) of removing the protection film after the step (b); and

a step (d) of performing thermal treatment in an atmosphere including hydrogen at a temperature in a range between 1000°C and 1300°C, both inclusive, after the step (b).

[2] (Amended) The method for manufacturing a solid-state imaging device of Claim 1,

wherein in the step (d), a semiconductor film of a semiconductor material composing the semiconductor substrate is formed so as to cover an upper part of the trench by the thermal treatment, and

the method further comprising: a step (e) of implanting an impurity having a conductivity type different from that of the element formation regions into the semiconductor film after the step (d).

[3] (Amended) The method for manufacturing a solid-state imaging device of Claim 1,

wherein in the step (d), a semiconductor film of a semiconductor material composing the semiconductor substrate is formed so as to cover an upper part of the trench

by the thermal treatment, and

the method further comprising: a step (f) of oxidizing the semiconductor film after the step (d).

[4] (Amended) The method for manufacturing a solid-state imaging device of

5 Claim 1, further comprising:

a step (g) of subjecting a side face portion of the trench in the semiconductor substrate to thermal oxidation after the step (b) and before the step (d).

[5] (Amended) The method for manufacturing a solid-state imaging device of Claim 1, further comprising:

10 a step (h) of forming an insulating film on a side face of the trench after the step (b) and before the step (d).

[6] (Amended) The method for manufacturing a solid-state imaging device of Claim 1,

15 wherein a peripheral circuit region including a drive circuit for operating the imaging region is provided beside the imaging region in the semiconductor substrate, and

an element isolation region of the peripheral circuit region is formed by the same step as a step of forming an element isolation region of the imaging region.

[7] (Amended) The method for manufacturing a solid-state imaging device of Claim 6,

20 wherein in the peripheral circuit region, only a NMOS transistor, only a PMOS transistor, or a CMOS transistor is formed.

[8] (Amended) A method for manufacturing a solid-state imaging device in which an imaging region in which a plurality of unit pixels are arranged is provided on a semiconductor substrate, each of the unit pixel including a plurality of element formation regions and an element isolation formation region located between the plurality of element formation regions, the method comprising:

a step (a) of forming, on the semiconductor substrate, a protection film including

an opening portion that exposes the element isolation formation region and a region located beside the element isolation formation region of the semiconductor substrate;

a step (b) of forming a sidewall on a side face of the opening in the protection film;

a step (c) of forming a trench in the element isolation formation region in the semiconductor substrate by etching using the protection film and the sidewall as a mask;  
5 and

a step (d) of forming an element isolation region by burying the trench with a burying film.

[9] (Amended) The method for manufacturing a solid-state imaging device of Claim 8, further comprising the step of:  
10

oxidizing a surface portion of the trench in the semiconductor substrate after the step (c) and before the step (d).

[10] (Amended) The method for manufacturing a solid-state imaging device of Claim 1,  
15

wherein in the step (a), a width of the opening portion is narrower than a width of the element isolation formation region.

[11] (Amended) A method for manufacturing a solid-state imaging device in which an imaging region in which a plurality of unit pixels are arranged is provided on a semiconductor substrate, each of the unit pixel including a plurality of element formation regions and an element isolation formation region located between the plurality of element formation regions, the method comprising:  
20

a step (a) of forming, on the semiconductor substrate, a protection film including an opening portion that exposes a part of the element isolation formation region of the semiconductor substrate;

a step (b) of forming a trench having a depth two time larger than a width thereof by removing a part of the element isolation formation region of the semiconductor substrate by etching using the protection film as a mask; and  
25

a step (c) of forming a TEOS film for burying the trench by CVD after the step (b).

[12] (Amended) A method for manufacturing a solid-state imaging device provided with, on a semiconductor substrate, an imaging region in which a plurality of unit pixels respectively including photoelectric conversion sections and active regions are arranged,

5 wherein in a step of forming an element isolation trench between the photoelectric conversion sections and between the respective photoelectric conversion regions and the respective active regions in the semiconductor substrate, a wall of the element isolation trench is tapered.

[13] (Amended) The method for manufacturing a solid-state imaging device of  
10 Claim 12, comprising the step of, after a first insulating film and a second insulting film different in kind from the first insulating film are deposited on the semiconductor substrate sequentially, patterning the first insulating film and the second insulating film before the step of forming the element isolation trench,

15 wherein the step of forming the element isolation trench includes a step of etching the semiconductor substrate using the patterned first insulting film and the patterned second insulating film as a mask.

[14] (Amended) The method for manufacturing a solid-state imaging device of Claim 13,

20 wherein in the step of etching the semiconductor substrate, a flow rate of an oxygen gas is set to be 5 % or lower of a flow rate of a chlorine gas.

[15] (Amended) A solid-state imaging device in which an imaging region in which a plurality of unit pixels are arranged is provided on a semiconductor substrate, each of the unit pixels including a plurality of element formation regions and an element isolation formation region located between the plurality of element formation regions,

25 wherein in the element isolation formation region, a trench is formed in a part of the semiconductor substrate and a burying film is provided for burying the trench, and

the trench is formed by removing a part of the semiconductor substrate using a

protection film which covers the element formation regions of the semiconductor substrate and which includes an opening portion that exposes the element isolation formation region of the semiconductor substrate and a sidewall provided on a side face of the opening portion in the protection film as a mask.

5 [16] (Amended) A solid-state imaging device in which an imaging region in which a plurality of unit pixels are arranged is provided on a semiconductor substrate, each of the unit pixels including a plurality of element formation regions and an element isolation region located between the plurality of element formation regions,

wherein in the element isolation region, a trench located in an upper part of the  
10 semiconductor substrate is formed, an element isolation film electrically isolating between the plurality of element formation regions is provided so as to cover at least an upper part of the trench, and a cavity is formed at a part within the trench.

[17] (Amended) A solid-state imaging device comprising:

a semiconductor substrate; and

15 an imaging region provided on the semiconductor substrate in which a plurality of unit pixels respectively including photoelectric conversion sections and active regions are arranged,

wherein an element isolation trench is formed between the photoelectric conversion sections and between the respective photoelectric conversion sections and the  
20 respective active regions, the element isolation trench having a tapered wall.

[18] (Amended) A solid-state imaging device comprising:

a semiconductor substrate; and

an imaging region provided on the semiconductor substrate in which a plurality of unit pixels respectively including photoelectric conversion sections and active regions are  
25 arranged,

wherein an element isolation trench is formed between the photoelectric conversion sections and between the respective photoelectric conversion sections and the

respective active regions, a wall face of the element isolation trench forming an angle within a range between 110° and 130°, both inclusive, with respect to a surface of the semiconductor substrate.

[19] (Amended) The method for manufacturing a solid-state imaging device of  
5 Claim 8,

wherein the element formation regions of the semiconductor substrate include a n-type impurity, and

the method further comprising the step of implanting a p-type ion into a surface portion of the trench in the semiconductor substrate after the step (c) and before the step  
10 (d).

[20] (Amended) The method for manufacturing a solid-state imaging device of Claim 1,

wherein a part of the element formation regions of the semiconductor substrate includes a n-type impurity,

15 the method further comprising:

a step (i) of implanting a p-type ion into a surface portion of the trench in the semiconductor substrate after the step (b) and before the step (d).

[21] (Amended) A camera characterized by using the solid-state imaging device of any one of Claims 15 to 18.

20 [22] (Canceled)

[23] (Canceled)

[24] (Canceled)

[25] (Canceled)

[26] (Canceled)

25 [27] (Canceled)

[28] (Canceled)

[29] (Canceled)

	[30]	(Canceled)
	[31]	(Canceled)
	[32]	(Canceled)
	[33]	(Canceled)
5	[34]	(Canceled)
	[35]	(Canceled)
	[36]	(Canceled)
	[37]	(Canceled)
	[38]	(Canceled)
10	[39]	(Canceled)
	[40]	(Canceled)
	[41]	(Canceled)
	[42]	(Canceled)
	[43]	(Canceled)
15	[44]	(Canceled)
	[45]	(Canceled)
	[46]	(Canceled)
	[47]	(Canceled)
	[48]	(Canceled)
20	[49]	(Canceled)
	[50]	(Canceled)
	[51]	(Canceled)
	[52]	(Canceled)
	[53]	(Canceled)
25	[54]	(Canceled)
	[55]	(Canceled)
	[56]	(Canceled)



- [57] (Canceled)
- [58] (Canceled)
- [59] (Canceled)
- [60] (Canceled)
- 5 [61] (Canceled)
- [62] (Canceled)

## 請求の範囲

## [1] (補正後)

半導体基板上に複数の単位画素が配列する撮像領域が設けられ、前記単位画素には、複数の素子形成用領域と、前記複数の素子形成用領域の間に位置する素子分離用領域とが設けられる固体撮像装置の製造方法であって、

前記半導体基板の上に、前記半導体基板のうち前記素子分離用領域に位置する部分を露出する開口を有する保護膜を形成する工程(a)と、

前記保護膜をマスクとしてエッチングを行うことにより、前記半導体基板のうち前記素子分離用領域に位置する部分を除去して溝を形成する工程(b)と、

前記工程(b)の後に、前記保護膜を除去する工程(c)と、

前記工程(b)の後に、水素を含む雰囲気中で1000度以上1300度以下の温度で熱処理を行う工程(d)と

を備えることを特徴とする固体撮像装置の製造方法。

## [2] (補正後)

請求項1に記載の固体撮像装置の製造方法であって、

前記工程(d)では、前記熱処理を行うことにより、前記溝の上部が前記半導体基板を構成する半導体材料により覆われて半導体膜が形成され、

前記工程(d)の後に、前記半導体膜に、前記素子形成領域とは異なる導電型の不純物を注入する工程(e)をさらに備えることを特徴とする固体撮像装置の製造方法。

## [3] (補正後)

請求項1に記載の固体撮像装置の製造方法であって、

前記工程(d)では、前記熱処理を行うことにより、前記溝の上部が前記半導体基板を構成する半導体材料により覆われて半導体膜が形成され、

前記工程(d)の後に、前記半導体膜を酸化する工程(f)をさらに備えることを特徴とする固体撮像装置の製造方法。

## [4] (補正後)

請求項1に記載の固体撮像装置の製造方法であって、

前記工程(b)の後で前記工程(d)の前に、前記半導体基板のうち前記溝の側面に

位置する部分を熱酸化する工程(g)をさらに備えることを特徴とする固体撮像装置の製造方法。

[5] (補正後)

請求項1に記載の固体撮像装置の製造方法であって、

前記工程(b)の後で前記工程(d)の前に、前記溝の側面上に絶縁膜を形成する工程(h)をさらに備えることを特徴とする固体撮像装置の製造方法。

[6] (補正後)

請求項1に記載の固体撮像装置の製造方法であって、

前記半導体基板のうち前記撮像領域の側方には、前記撮像領域を動作させるための駆動回路を含む周辺回路領域が設けられ、

前記周辺回路領域における素子分離用領域は、前記撮像領域における前記素子分離用領域と同じ工程で形成されることを特徴とする固体撮像領域の製造方法。

[7] (補正後)

請求項6に記載の固体撮像装置の製造方法であって、

前記周辺回路には、N型MOSTランジスタのみを形成するか、P型MOSTランジスタのみを形成するか、またはCMOSTランジスタを形成することを特徴とする固体撮像装置の製造方法。

[8] (補正後)

半導体基板上に複数の単位画素が配列する撮像領域が設けられ、前記単位画素には、複数の素子形成用領域と、前記複数の素子形成用領域の間に位置する素子分離用領域とが設けられる固体撮像装置の製造方法であって、

前記半導体基板の上に、前記半導体基板のうち前記素子分離用領域と前記素子分離用領域の側方に位置する領域とを露出する開口を有する保護膜を形成する工程(a)と、

前記保護膜における前記開口の側面上に、サイドウォールを形成する工程(b)と、  
前記保護膜および前記サイドウォールをマスクとしてエッチングを行うことにより、前記半導体基板のうち前記素子分離用領域にトレンチを形成する工程(c)と、

前記トレンチを埋め込み用膜で埋めることにより、素子分離を形成する工程(d)と

を備えることを特徴とする固体撮像装置の製造方法。

[9] (補正後)

請求項8に記載の固体撮像装置の製造方法であって、

前記工程(c)の後で前記工程(d)の前に、前記半導体基板のうち前記トレンチの表面部に位置する領域を酸化する工程をさらに備えることを特徴とする固体撮像装置の製造方法。

[10] (補正後)

請求項1に記載の固体撮像装置の製造方法であって、

前記工程(a)では、前記開口の幅を、前記素子分離領域の幅よりも狭く形成することを特徴とする固体撮像装置の製造方法。

[11] (補正後)

半導体基板上に複数の単位画素が配列する撮像領域が設けられ、前記単位画素には、複数の素子形成用領域と、前記複数の素子形成用領域の間に位置する素子分離用領域とが設けられる固体撮像装置の製造方法であって、

前記半導体基板の上に、前記半導体基板のうち前記素子分離用領域に位置する部分を露出する開口を有する保護膜を形成する工程(a)と、

前記保護膜をマスクとしてエッチングを行うことにより、前記半導体基板のうち前記素子分離用領域に位置する部分を除去して、深さが幅の2倍以上である溝を形成する工程(b)と、

前記工程(b)の後に、CVD法により、前記溝を埋めるTEOS膜を形成する工程(c)と

を備えることを特徴とする固体撮像装置の製造方法。

[12] (補正後)

光電変換部と活性領域とをそれぞれ有する複数の単位画素が配列された撮像領域を半導体基板上に備えた固体撮像装置の製造方法であって、

前記半導体基板における前記光電変換部同士の間及び前記光電変換部と前記活性領域との間に素子分離溝を形成する工程において、前記素子分離溝の壁部をテーパ状に加工することを特徴とする固体撮像装置の製造方法。

## [13] (補正後)

請求項12に記載の固体撮像装置の製造方法であって、

前記素子分離溝を形成する工程よりも前に、前記半導体基板上に第1の絶縁膜及び該第1の絶縁膜と異なる種類の第2の絶縁膜を順次堆積した後、前記第1の絶縁膜及び前記第2の絶縁膜をパターニングする工程を備え、

前記素子分離溝を形成する工程は、パターニングされた前記第1の絶縁膜及び前記第2の絶縁膜をマスクとして前記半導体基板に対してエッチングを行なう工程を含むことを特徴とする固体撮像装置の製造方法。

## [14] (補正後)

請求項13に記載の固体撮像装置の製造方法であって、

前記半導体基板に対してエッチングを行う工程において、酸素ガスの流量を塩素ガスの流量の5%以下に設定することを特徴とする固体撮像装置の製造方法。

## [15] (補正後)

半導体基板上に複数の単位画素が配列する撮像領域が設けられ、前記単位画素には、複数の素子形成用領域と、前記複数の素子形成用領域の間に位置する素子分離用領域とが設けられる固体撮像装置であって、

前記素子分離用領域には、前記半導体基板の一部に設けられたトレンチと、前記トレンチを埋める埋め込み用膜とが設けられ、

前記トレンチは、前記半導体基板のうち前記素子形成用領域の上を覆い前記半導体基板のうち前記素子分離用領域の上を露出する開口を有する保護膜と、前記保護膜における前記開口の側面上に設けられたサイドウォールとをマスクとして、前記半導体基板の一部を除去することにより形成されたことを特徴とする固体撮像装置。

## [16] (補正後)

半導体基板上に複数の単位画素が配列する撮像領域が設けられ、前記単位画素には、複数の素子形成領域と、前記複数の素子形成用領域の間に位置する素子分離領域とが設けられる固体撮像装置であって、

前記素子分離用領域には、前記半導体基板の上部に位置する溝と、前記溝の少なくとも上部を覆い、前記複数の素子形成用領域の間を電氣的に絶縁する素子分

離用膜と、前記溝内の一部に設けられた空洞とが設けられていることを特徴とする固体撮像装置。

[17] (補正後)

光電変換部と活性領域とをそれぞれ有する複数の単位画素が配列された撮像領域を半導体基板上に備えた固体撮像装置であって、

前記半導体基板における前記光電変換部同士の間及び前記光電変換部と前記活性領域との間に設けられた素子分離溝の壁部がテーパ状に加工されていることを特徴とする固体撮像装置。

[18] (補正後)

光電変換部と活性領域とをそれぞれ有する複数の単位画素が配列された撮像領域を半導体基板上に備えた固体撮像装置であって、

前記半導体基板における前記光電変換部同士の間及び前記光電変換部と前記活性領域との間に設けられた素子分離溝の壁面が前記半導体基板の表面に対して  $110^\circ$  以上で且つ  $130^\circ$  以下の角度を持つことを特徴とする固体撮像装置。

[19] (補正後)

請求項8に記載の固体撮像装置の製造方法であって、

前記半導体基板のうち前記素子形成用領域には、n型不純物が含まれており、

前記工程(c)の後で前記工程(d)の前に、前記半導体基板のうち前記トレンチの表面部に位置する部分にp型のイオンを注入する工程をさらに備えることを特徴とする固体撮像装置の製造方法。

[20] (補正後)

請求項1に記載の固体撮像装置の製造方法であって、

前記半導体基板のうち前記素子形成用領域に位置する部分には、n型不純物が含まれており、

前記工程(b)の後で前記工程(d)の前に、前記半導体基板のうち前記溝の表面に位置する部分にp型のイオンを注入する工程(i)をさらに備えることを特徴とする固体撮像装置の製造方法。

[21] (補正後)

請求項15～18に記載の固体撮像装置を用いることを特徴とするカメラ。

- [22] (削除)
- [23] (削除)
- [24] (削除)
- [25] (削除)
- [26] (削除)
- [27] (削除)
- [28] (削除)
- [29] (削除)
- ) [30] (削除)
- [31] (削除)
- [32] (削除)
- [33] (削除)
- [34] (削除)
- [35] (削除)
- [36] (削除)
- [37] (削除)
- [38] (削除)
- [39] (削除)
- ) [40] (削除)
- [41] (削除)
- [42] (削除)
- [43] (削除)
- [44] (削除)
- [45] (削除)
- [46] (削除)
- [47] (削除)
- [48] (削除)

[49] (削除)

[50] (削除)

[51] (削除)

[52] (削除)

[53] (削除)

[54] (削除)

[55] (削除)

[56] (削除)

[57] (削除)

[58] (削除)

[59] (削除)

[60] (削除)

[61] (削除)

[62] (削除)